① 特許出願公開

#### ⑫公開特許公報(A) 平1-181458

(1) Int Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)7月19日

H 01 L 27/06

3 2 1 1 0 1

7735-5F -7373-5F

29/72

8526-5F審査請求 未請求 請求項の数 4 (全4頁)

69発明の名称 半導体装置

> ②特 願 昭63-2559

29出 願 昭63(1988)1月11日

79発明 渡 辺 君 則

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

72举 明 Ш 明 夫

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

①出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

の代 理 弁理士 則近 憲佑 外1名 人

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 第1導電型のエミッタ層、第2導電型のベ ース層および第1連載型のコレクタ層をそれぞれ 備え、前記第1導電型エミッタ層と前記第1導電 型コレクタ層間の領域に第1導電型の低濃度層が 形成されている機型トランジスタにおいて、前記 第1導電型のエミッタ層と前記第1導電型コレク 夕暦間の領域上に絶縁膜を介してゲート電極を設 けたことを特徴とする半導体装置。

② 低適度の第1期間型基板上に全て拡散で行 うことを特徴とする請求項1記載の半導体装置。

(3) 前記機型トランジスタの前記第2導電型ベ 一ス層と前記券1導電型コレクタ層間にMOSFET が組絡されていることを特徴とする請求項1およ び請求項2のうちのいずれかに記載の半導体装置。

41) 前記検型トランジスタのゲート電径と前記 KOSFETのゲート電極に同時にゲート駆動電圧を

印加する手段を具備してなることを特徴とする請 求項1。請求項2および請求項3のうちのいずれ かに記載の半導体装置。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

この発明は模型トランジスタとして用いられる 半導体装置に関する。

(従来の技術)

模型トランジスタにおいて、健逸増幅率 hfeを 髙めるためにベース幅を挟くする必要があり、そ の結果パンチスルーしやすくなり耐圧が低下した。 近年、 DSA (Diffusion Self Align) 法によりエ ミッタ関を高濃度のペース划で囲み、パンチスル ーを防せぎ、さらに低濃度のコレクタ刷を隣接す ることにより、ベース層幅を実効的に挟くすると ともに、この低級皮のコレクタ暦により電界が級 和され降伏電圧が向上した模型トランジスタが提 炙されている、その茲本的な構造を第5回に示す。

第5回に示す従来の横型トランジスタは、 n 型

核板61にp<sup>-</sup>コレクタ用フが形成され、 DSA独により、 n ペース周3、 p<sup>+</sup>エミッタ周5および p<sup>+</sup>コレクタ用4を形成する。この n ペース層3および p<sup>+</sup>コレクタ暦4は p<sup>-</sup>コレクタ暦7と隣接されている。さらに n<sup>+</sup>ペース層6を形成し、 p<sup>+</sup>コレクタ暦4にはコレクタ 戦極8、p<sup>+</sup>エミッタ 関5にはエミッタ 電極9および n<sup>+</sup>ペース層6にはペース 世極10がそれぞれオーミックに形成されている。

この機型トランジスタのベース電極10にベース 電流を流すことにより、n型ベース層3内に正孔 が注入され、コレクタ電極8に負パイアスを印加 すると電界によってベース内に存在する正孔がコ レクタ別4に排出される。

ところがこの新子は、領域31で正孔が再結合してしまい、高い電流増額率 hfeを得ることができなくなってきた。

(発明が解決しようとする課題)

以上のように、従来の機型トランジスタでは、 高い電流増幅率 hfeを得ることができないという 間鎖があった。

同じ符号を付して詳細な説明は省く。この実施例では p+型コレクタ暦 4 と p+型エミッタ暦 5 間に ゲート酸化膜11を介して、ゲート電極12を形成し、さらに p+型ソース暦 23を形成する。 ドレン M 22と y +型ソース暦 23を形成する。 ドレン B 22とソース暦 27が形成され、ドレン B 種 27が形成されている。また、 アート電極27が形成されているを 25 によい でして、 がして、 がして、 M 0 S F E T のゲート電極 27 と 機型トランジスタのゲート 電極12がそれぞれ接 終するように 配記している。

この実施例によれば、ゲート電極端子Gに負バイアスを印加すると、領域32でチャンネルが形成され、機型トランジスタにベース電流が流れ、この機型トランジスタを駆動することができる。また、印加位圧によって、ベース電流を制御することができる。即ち、電圧制御によって機型トランジスタを安易に制御することができる。また、こ

本発明は、このような問題点を解決した世圧制 御型の機型トランジスタに適した半導体装置を提供することを目的とする。

### [発明の構成]

(課題を解決するための手段)

本税明にかかる機型トランジスタは、第1専電型のエミッタ財と第1専電型コレクタ財間の領域上に絶縁膜を介してゲート電極が形成され、また、第1専電型コレクタ財と第2専電型ベース財間にMOSFETが組締されていることを特徴とする。

## (作 用)

この発明の半導体数置は、ベース層内の正孔が 再結合をほとんど起さずにコレクタ別へ注入する ことができるので高い電流均額率 hfeが得られる。

## (実施例)

以下、本発明の実施例を説明する。以下の全ての実施例では第1導程型としてP型、第2導程型としてn型として用いる。

第1回は第1の模型トランジスタの断面図である。 従来例として示した第5回と対応する部分は

のときにゲート電極12の電界により正孔が接級表面上に引き寄せられ n ベース層 3 の領域31で正孔の濃度が高くなり、正孔はこの領域31で再結合をほとんど起さずにコレクタ 圏 4 へ注入することができ、電流増額率hfeが高くなる。

第2回は第2の機型トランジスタの断面図である。 この実施例では横型トランジスタの n<sup>+</sup> ベース別6が n ベース別3内に形成している。この実施例では、 n ベース別3に n<sup>+</sup> ベース別6を形成しているため、ベース組織が流れ易くなり、さらに高い電流増幅率 hfeを得ることができる。また、前記回様に配線を配設することにより、ゲートな機器子Gに制御個号を印加するだけで、安易に駆動することができる。

第3 図は、本発明の他の実施例の模型トランジスタの断面図である。この実施例では、模型トランジスタのコレクタ暦と MOSFETのソース層をp+形41で共用した例である。この構造では、コレクタ型とソース層を共用するため、構造を小さくすることができる。この実施例も前記同様にゲー

ト電優端子Gに制御信号を印加するだけでトラン ジスタを駆動することができ、高い低流増幅率が 扮られる。

第4回はさらに別の実施例の模型トランジスタ の断面図である。この実施例では、ペース低極10 とコレクタ電極8の間にペレットの外でNOSFET 51を接続している。 この場合HOSFET 51はパッ ケージ内でアセンブリされてもよいし、別偶のパ ッケージにアセンブリされて接続されていてもよ い。この実施例もまた、ゲート電極端子Gに制御 信号を印加するだけで、この機型トランジスタを 制御することができる。また、実施例では pnpト ランジスタにおいて説明したが p-型基板1を n-型指板にして、 npnトランジスタとしても可能で ある.

### (発明の効果)

以上述べたように本発明によれば、ペース層領 城での正孔の渡腹を高め、エミッタから注入した 正孔が再結合をほとんど起さずにコレクタ間へ注 入することができ、電流増額本 hieが高めること

ができる。また、世圧制御で安易に駆動すること ができる。

## 図面の簡単な説明

図 第 第1の至4回は本発明の実施例の素子構造を示 す断而図、第5図は従来例の素子構造の断面図で

1 ···p-型Si基板、 2 ···n~型图、

3 … n 型ベース層、 4 … p+型コレクタ別、

5 …p+型エミッタ間、 6 ···n+型ペース層、

7 …p<sup>-</sup>型コレクタ間、 8…コレクタ電極、

9…エミッタ電極、 10…ペース電極、

11,26…ゲート酸化膜、12,27…ゲート電極、

21…n~型周、 22…p+型ドレイン別、

23 ··· p <sup>+</sup> ソース層、 24…ドレイン世極、


25…ソース電極、


41… N型基板、

31…ゲート電極直下の n 層領域、


51 ··· NOSFET.

代理人 弁理士 則 近





-301-



CLIPPEDIMAGE= JP401181458A

PAT-NO: JP401181458A

DOCUMENT-IDENTIFIER: JP 01181458 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: July 19, 1989

INVENTOR-INFORMATION: NAME WATANABE, KIMINORI NAKAGAWA, AKIO

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

TOSHIBA CORP

N/A

APPL-NO: JP63002559

APPL-DATE: January 11, 1988

INT-CL (IPC): H01L027/06;H01L027/06;H01L029/72

US-CL-CURRENT: 438/FOR.166,438/339

# ABSTRACT:

PURPOSE: To increase current amplification factor, by installing a gate electrode in a region between an emitter layer of first conductivity type and a collector layer of first conductivity type, via an insulating film.

CONSTITUTION: When a negative bias is applied to a gate electrode terminal G, a channel is formed in a region 32, a base current flows in a lateral transistor,

and the lateral transistor can be operated. The base current is controlled by the applied voltage, and the lateral transistor can be easily controlled by voltage control. At this time, positive hole is attracted on the surface of a substrate by the electric field of a gate electrode 12, the concentration of positive hole in the region 31 of an n-base layer 3 increases, and the positive hole can be injected into a collector layer 4 almost without recombination in the region 31. As a result, the current amplification factor he increases.

COPYRIGHT: (C)1989,JPO&Japio

08/01/2002, EAST Version: 1.03.0002